군대에서 만든 ASIC CPU, JSIlicon 프로젝트

Content
2025. 10. 9.
Open original source
GeekNews
mirseo
ID: 72
Cloud Actions
GitHub
Skywater 130
TinyTapeOut
Verilog
GDSII
FPGA
Web IDE
요약 생성일: 2025. 10. 9.

Summary

군 복무 중 Verilog로 8비트 CPU/ALU 설계, GDSII 완성 및 2025년 테이프아웃 예정인 JSIlicon 프로젝트

Detailed Analysis

🪄 프로젝트 개요 Project JSIlicon은 군대 내 제약 조건에서도 ASIC CPU 개발이 가능함을 입증하기 위해 시작된 프로젝트. Verilog로 8-bit CPU/ALU 코어를 처음부터 설계했으며, ALU·프로그램 카운터·레지스터 파일 등 필수 구성 요소를 갖춤.

🔧 개발 과정

컴퓨터 충돌, 프로그램 설치 불가 등의 문제에 직면했으나 Cloud Actions·웹 IDE·시뮬레이션 도구로 해결. FPGA 장비 부재 시 Verilog 시뮬레이션 활용, 3D 렌더링은 웹에서 확인 가능.

📦 현재 상태

GDSII 레이아웃 완료, 2025년 11월 Skywater 130nm 공정 기반 TinyTapeOut 셔틀을 통해 실제 칩 제작 예정. 코드는 GitHub에 공개되어 있음.

🚀 의미 및 영향

군 복무 중 고난도 기술 개발 가능성을 보여줌으로써 '환경 제약 극복'의 사례로 주목. 개인 목표였던 '나만의 칩 만들기'를 실현한 점에서 기술적·사회적 의미 병행.

배경
군대 내 자원 제약으로 프로그램 설치 불가 등의 문제를 클라우드·웹 도구 활용해 극복, GDSII 완료 및 테이프아웃 준비 중
목적
군 복무 기간도 의미 있는 기술 개발 가능성을 증명하기 위해
타겟 문제
제한된 컴퓨팅 자원; 소프트웨어 설치 불가; 하드웨어 장비 접근성 부족
타겟 아웃풋
군대 환경에서 설계된 8비트 ASIC CPU 칩

관련 컨텐츠